Pekka Jääskeläinen
Oma esittely
Professor at the Faculty of Information Technology and Communication Sciences in the Computing Sciences Unit, head of Customized Parallel Computing research group.
Osaamisalueiden kuvaus
Research focus in high performance computing hardware (customized and off-the-shelf) and supporing software stack. Special expertise in accelerator architectures, compilers, open source electronics design automation and HPC tooling, and open computing standards.
Tutkimusyksikkö
Uusimmat julkaisut
Automatically Retargeting Hardware and Code Generation for RISC-V Custom Instructions
Hepola, K., Ranasinghe Arachchige, T., Multanen, J. & Jaaskelainen, P., 2025, julkaisussa: IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 33, 10, s. 2852-2861Tutkimustuotos: Artikkeli › Tieteellinen › vertaisarvioitu
Composable Open-Source Toolchain for Synthesizing Hardware Accelerators from OpenCL Command Buffers
Leppänen, T., Leppänen, L., Jamil, Z., Solanti, J., Multanen, J. & Jääskeläinen, P., 19 jouluk. 2025, (E-pub ahead of print) julkaisussa: ACM Transactions on Reconfigurable Technology and Systems.Tutkimustuotos: Artikkeli › Tieteellinen › vertaisarvioitu
CV-Cast: Computer Vision-Oriented Linear Coding and Transmission
Zadnik, J., Kieffer, M., Trioux, A., Mäkitalo, M. & Jääskeläinen, P., 2025, julkaisussa: IEEE Transactions on Mobile Computing. 24, 2, s. 1149-1162 14 SivumääräTutkimustuotos: Artikkeli › Tieteellinen › vertaisarvioitu
Dynamic Load Balancing for Real-Time Multiview Path Tracing on Multi-GPU Architectures
Leria, E., Mäkitalo, M., Ikkala, J. & Jääskeläinen, P., elok. 2025, julkaisussa: Virtual Reality & Intelligent Hardware. 7, 4, s. 393-405Tutkimustuotos: Artikkeli › Tieteellinen › vertaisarvioitu
Efficient reconfigurable system for home monitoring of the elderly via action recognition
Deniz, D., Isern, J., Solanti, J., Jääskeläinen, P., Hnětynka, P., Bulej, L., Ros, E. & Barranco, F., 22 lokak. 2025, julkaisussa: Engineering Applications of Artificial Intelligence. 158, 111383.Tutkimustuotos: Artikkeli › Tieteellinen › vertaisarvioitu
Latency Reduction Potential of Server-Side Command Buffers in OpenCL-Based Edge Offloading
Solanti, J. & Jääskeläinen, P., 7 heinäk. 2025, Proceedings of International Workshop on OpenCL and SYCL, IWOCL 2025. ACM, s. 1-4 4Tutkimustuotos: Konferenssiartikkeli › Tieteellinen › vertaisarvioitu
Open Software Stack for Compression-Aware Adaptive Edge Offloading
Zadnik, J., Bijl, R., Solanti, J., Joensuu, E., Mäkitalo, M. & Jääskeläinen, P., 2025, 2025 IEEE Wireless Communications and Networking Conference, WCNC 2025. IEEETutkimustuotos: Konferenssiartikkeli › Tieteellinen › vertaisarvioitu
PoCL-R: An open standard based heterogeneous offloading layer with server side scalability
Solanti, J., Babej, M., Ikkala, J. & Jääskeläinen, P., marrask. 2025, julkaisussa: International Journal of High Performance Computing Applications. 39, 6Tutkimustuotos: Artikkeli › Tieteellinen › vertaisarvioitu
Bitstream Database-Driven FPGA Programming Flow Based on Standard OpenCL
Leppänen, T., Leppänen, L., Multanen, J. & Jaaskelainen, P., 2024, julkaisussa: IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 32, 12, s. 2257-2268Tutkimustuotos: Artikkeli › Tieteellinen › vertaisarvioitu
Cycle Count Estimation of VLIW Processors Using Machine Learning
Hepola, K., Shrestha, J., Multanen, J., Wang, V., Pajarinen, J. & Jääskeläinen, P., 2024, 2024 IEEE Nordic Circuits and Systems Conference (NorCAS). IEEETutkimustuotos: Konferenssiartikkeli › Tieteellinen › vertaisarvioitu