Opintojakson vastuuhenkilö
Harri Lampinen

Opettajat
Harri Lampinen
Vanhempi tutkija
Huone TG317
Puh. (03) 3115 3875

Luentoajat ja -paikat
Per IV,V: Tiistai 12 - 14, TB214
Per V: Keskiviikko 12 - 16, TB220

Toteutuskerrat
Toteutus 1

	Periodi 1	Periodi 2	Periodi 3	Periodi 4	Periodi 5	Kesä	Opetuskieli
Luento	-	-	-	2 h/vko+	2 h/vko	-	-
Harjoitus	-	-	-	1 h/vko+	1 h/vko	-	-
Tentti							Vain suomeksi
Harjoitustyö	Yhteensä: 30 h

(Lukuvuoden 2005-2006 aikataulu)

Tavoitteet
Perehtyä ASIC-piirien synteesin jälkeiseen (backend) suunnitteluun.

Sisältö

Sisältöalue	Ydinaines	Täydentävä tietämys	Erityistietämys
1.	Transistorit, johtimet ja parasiittiset komponentit integroiduissa piireissä
2.	Floorplanning, kellopuun generointi, käyttöjännitteiden reititys ja epästabiilisuudet
3.	Standardisolujen sijoittelu ja reititys, kytkentälistan ekstraktointi, backannotation
4.	Solujen suunnittelu ja optimointi, ajoitusnäkökohdat, muistisolujen suunnittelu
5.	Suuret järjestelmäpiirit, testaus

Suoritusvaatimukset
Harjoitustyö ja tentti.

Opintojakson arviointikriteerit

Oppimateriaali

Tyyppi	Nimi	Tekijä	ISBN	URL,painos,saatavuus...	Tenttimateriaali	Kieli
Kirja	Digital Integrated Circuits: A Design Perspective	J. M. Rabaey, A. Chandrakasan, and B. Nikolic	0-13-120764-4	2nd edition, Prentice Hall, 2002.	Kyllä	Englanti

Esitiedot

Tunnus	Nimi	OP	P/S
TKT-1210	Digitaalisuunnittelu II	5	Pakollinen
TKT-1230	Digitaalitekniikan laboratoriotyöt	3	Pakollinen
TKT-1400	ASIC-suunnittelu I	5	Suositeltava

Huomautuksia

Opintojakson kotisivu

Viimeksi muokattu	04.04.2005
Muokkaaja	Harri Lampinen